近年のAI技術の加速度的な発達、それに伴うデータセンターの増加、ネットワークの発展からさらなる通信基地局の設置などによる電力増加を懸念される声もよく聞かれます。
その中で半導体における処理演算速度が上昇し、電力密度が集中することに伴い、半導体設計は3D、大型化、複数の異なるチップの組み合わせなどもさることながら、その電力集中における発熱をどう逃がすか、放熱するのかという大きな課題に直面しています。
これは半導体にのみならず、EV化にも電費といわれ、フル充電時の走行距離を延ばすのためには、より電力を効率的に使うか?その一端は冷却であるとも言われています。

この流れの中でCPU、GPU、NPUなどのAIアクセレレーターと言われる半導体においても、放熱は避けられない大きな課題です。
これらの設計において狭い空間の中で効率的に発熱を逃がすか？は半導体デバイスの演算速度、長期信頼性などにおいて重要であり、その中でも注目されている材料としてTIM(Thermal Interface Material）があります。

半導体におけるTIMの使われ方として、TIM1、TIM2、TIM1.5があります。
過去からTIM1、TIM2が一般的で、半導体、チップ、TIM1、Lid、TIM2、ヒートシンクと組み合わせて実装されています。しかし、Lidを使うことにより接触界面が増える、つまり接触熱抵抗が加算されることから、近年ではLidを外した半導体チップ、TIM1.5から直接ヒートシンクにという形が出てきています。
半導体デバイスは異種材料を組み合わせたものであり、発熱により各材料の熱膨張率が異なるため、基板の反り、各部材の膨張、収縮が起こることから、隙間を埋めるTIMに求められる要求も放熱性能だけではなくなってきています。
絶縁性も求められ、さらには基板の反り、各材料の膨張、収縮、つまり圧縮、拡大に追従していくこと、漏れださないこと、剥がれないこと、剥がれたとしても熱抵抗率がキープできることも求められています。

TIMの種類、役割については下記参照
https://www.matsuo-sangyo.co.jp/innovation/thermal-interface-material/

2023年夏より、ドイツNANOTEST社、TIMA5を日本国内にてリリースしております。改めてTIMA5の概要を記載します。

サンプルは形状、物理的特性が既知のテストヘッド(アルミ、銅、円柱、四角柱）の2つの間で測定
サンプル中のΔT(K)と熱流Q(W)を計測し実効熱抵抗率、その時の厚みからプロットし、直線の傾きの逆数から熱伝導率、0点におけるY軸の切片から界面熱抵抗率を算出

Nanotest社ではASTM D5470-17に完全準拠したTIMA5を用いて、TIMの基本放熱性能（熱抵抗率、界面熱抵抗率、熱伝導率、実効熱伝導率）を計測することが可能です。
実際の放熱に寄与する熱抵抗率測定を自動的に最小１μmまで1μm単位で制御、もしくは荷重(圧力）を1N単位で制御しながら測定し、各厚みでの熱抵抗率を計測、プロットし、そのプロットより、熱伝導率、接触熱抵抗つまりTIMの基本性能である界面熱抵抗率をどう下げるか、いかに隙間を埋めることが可能かを正確に数値化できます。

TIMA5では上記のようにTIM材料そのものがどんな放熱性能、物性を有しているのかに加え、BLT（サンプル厚み）もしくは荷重（圧力）、温度を何万回と繰り返すプログラムを設定し、その時の熱抵抗率変化をモニターし、グリースのポンプアウト試験、信頼性にかかわる寿命試験も模擬的に行えます。
そのことで実際の実装条件による厚み、荷重（圧力）をどのくらいで使用することが最適かを把握することが可能です。

さらに、より実際の環境に近い状況下であるThermal Test Vehicle、TTVを用いての試験を提供することが可能です。
以下よりTTVの紹介をいたします。
下記、TTV5（TIMA５にアドオン可能）、TTV10(スタンドアローンシステム）の2機種が現在、既製品としてご提供出来るTTVになります。
その他、ご要望に合わせたTTVの設計から提供することも可能です。

以下にTTVに使用されるチップの種類、TTVデバイスをご紹介いたします。

TTV5はNT16-3k FCもしくはNT16-3k WBのチップを3×3に配置し、チップサイズは9.8×9.8㎜²内に5点の温度センサーを配置し、温度制御コントロールは全面にて行います。
その時の温度分布、熱抵抗をTIMA5本体で行える厚み制御、荷重制御にてコントロールしながら測定することが可能です。
また実際のシリコンチップとTIMとの相性、さらには模擬的な厚み、荷重制御でのサイクリング試験ではなく、実際に電流を印加した温度サイクルを素早く行うことが可能になります。

次に、TTV10ではNT20-3ｋ-FCのシリコンチップを10×10に配置し、24.9×、24.9㎜²サイズで試験が行るように設計されています。
また16点の温度計測、4ゾーンの独立した温度制御が行え、より実際のデバイスにおけるTIMの放熱試験を行るようになっています。
さらには特定箇所だけのホットスポットなども設定でき、今後AI、スーパーコンピューターに要求される半導体に対するTIMの試験に最適です。
これらを用いることにより、TIM自体の材料的な放熱性能だけでなく、どのように実装するのか？の最適解を導く手助けになると思われます。

現在、AIアクセラレーター、スーパーコンピューターなどの半導体チップ設計では、さらに処理能力を向上していくために、半導体サイズが大きくなっていく傾向です。そのことにより、TIMにも、より放熱などの要求が高くなり、その課題を解決するためにTTV10は開発されました。
ですが、今後さらに面積は大きくなる傾向にあり、約40×40mm²でのTTV開発も行っております。

下記にTIM1、TIM2での場合の例を示します。

Nanotest社では世界中のお客様と開発プロジェクトを行いつつ、要望に応えるため日々開発を続けております。
松尾産業でもこのNanotest社の最新技術、世界動向を国内に展開を開始していきます。

12月11日 (水) - 13日 (金) のSEMICON Japan 2024に出展します。
また、出展者セミナーでメーカであるNanotest社 CEO Mohamad氏に来日頂きプレゼンテーションを行います。
皆様のご来場、ご参加を心よりお待ちしております。

新横浜駅から徒歩5分のデモルームにてテスト受付中！
TIMA5など各種装置の試験が可能です。